Proposition for a sequential accelerator in future general-purpose manycore processors

The number of transistors that can be put on a given silicon area doubles on every technology generation. Consequently, the number of on-chip cores increases quickly, making it possible to build general-purpose processors with hundreds of cores in a near future. However, though having a large number of cores is beneficial for speeding up parallel code sections, it is also important to speed up sequential execution. We argue that it will be possible and desirable to dedicate a large fraction of the chip area and power to high sequential performance. Current processor design styles are restrained by the implicit constraint that a processor core should be able to run continuously; therefore power hungry techniques that would allow very high clock frequencies are not used. The “sequential accelerator” we propose removes the constraint of continuous functioning. The sequential accelerator consists of several cores designed for ultimate instantaneous performance. Those cores are large and power hungry, they cannot run continuously (thermal constraint) and cannot be active simultaneously (power constraint) . A single core is active at any time, inactive cores are power-gated. The execution is migrated periodically to a new core so as to spread the heat generation uniformly over the whole accelerator area, which solves the temperature issue. The ”sequential accelerator” will be a viable solution only if the performance penalty due to migrations can be tolerated. Migration-induced cache misses may incur a significant performance loss. We propose some solutions to alleviate this problem. We also propose a migration method, using integrated thermal sensors, such that the migration interval is variable and depends on the ambient temperature. The migration penalty can be kept negligible as long as the ambient temperature is maintained below a threshold. Key-words: Multicore processor, sequential performance, power, temperature, migration, caches ∗ University of Cyprus in ria -0 04 33 23 4, v er si on 3 10 D ec 2 00 9 Proposition d’accélérateur séquentiel pour les multi-coeurs généralistes futurs Résumé : Le nombre de transistors pouvant être intégrés sur une surface de silicium donnée double à chaque génération technologique. En conséquence, le nombre de coeurs de calcul augmente rapidement, ce qui permettra dans un futur proche de produire des processeurs généralistes comportant plusieurs centaines de coeurs. Disposer d’un grand nombre de coeurs permettra d’accélérer les codes parallèles, mais il est également important d’accélérer les codes séquentiels. Nous pensons qu’il sera possible et souhaitable qu’une large partie de la surface et de la consommation électrique de la puce soit affectée à l’accélération des codes séquentiels. Les processeurs actuels sont, dans leur conception, soumis à la contrainte implicite de devoir fonctionner continument. Ceci empêche l’utilisation de techniques gourmandes en énergie mais qui permettraient d’atteindre des fréquences d’horloge très élevées. L’accélérateur séquentiel que nous proposons permet d’enlever cette contrainte de fonctionnement continu sur les coeurs. L’accélérateur séquentiel consiste en plusieurs coeurs spécialement conçus pour délivrer une performance séquentielle instantanée très élevée. Ces coeurs sont larges et gourmands en énergie, ils ne peuvent pas fonctionner continument (contrainte thermique) ni être actifs simultanément (puissance électrique limitée). Un seul coeur est actif à un instant donné, les coeurs inactifs sont déconnectés de l’alimentation électrique. L’exécution migre périodiquement de coeur en coeur afin d’étaler la génération de chaleur uniformément sur toute la surface de l’accélérateur, ce qui résout le problème de la température. L’accélérateur séquentiel sera une solution viable seulement si la pénalité due aux migrations peut être tolérée. Les défauts de cache causés par les migrations peuvent avoir un impact non négligeable sur la performance. Nous proposons des solutions possibles à ce problème. Nous proposons aussi une méthode de migration utilisant les capteurs thermiques intégrés, où l’intervalle de migration est de longueur variable et dépend de la température ambiante. La pénalité de migration reste négligeable tant que la température ambiante reste en dessous d’un seuil. Mots-clés : Processeur multicoeur, performance séquentielle, puissance, température, migration, caches in ria -0 04 33 23 4, v er si on 3 10 D ec 2 00 9 Proposition for a sequential accelerator 3